基于FPGA的虚拟逻辑分析仪的设计与实现

计算机与现代化 ›› 2014, Vol. 0 ›› Issue (1): 211-213,218.

基于FPGA的虚拟逻辑分析仪的设计与实现

1.河北经贸大学信息技术学院，河北石家庄050061;2.河北经贸大学科研处，河北石家庄050061

收稿日期:2013-07-30 出版日期:2014-01-20 发布日期:2014-02-10
作者简介:王万昭(1988-)，男，河北河间人，河北经贸大学信息技术学院硕士研究生，研究方向：高速数据采集；张鹏云(1982-),男,讲师,硕士,研究方向：数字信号处理；和志强(1972-),男,河北经贸大学科研处教授,博士,研究方向：高速数据采集，数字信号处理。
基金资助:
河北省科技支撑项目（13210310D）

Design and Implementation of Virtual Logic Analyzer Based on FPGA

1. College of Information Technology, Hebei University of Economics and Business, Shijiazhuang 050061, China;

2. Research Dept., Hebei University of Economics and Business, Shijiazhuang 050061, China

Received:2013-07-30 Online:2014-01-20 Published:2014-02-10

摘要/Abstract

摘要： 介绍一种基于FPGA芯片的虚拟逻辑分析仪，它由信号调整电路、采样模块、触发模块、通信模块、数据处理模块（NIOS II软核）以及总线接口等组成，实现了8路并行采样，其采样速率可以达到100MS/s。

关键词: 并行采样, NIOS, 调整电路, 采样模块, 触发模块, 通信模块

Abstract: This paper introduces a virtual logic analyzer based on FPGA chip, which consists of signal conditioning circuit, sampling module, trigger module, communication module, NIOS Ⅱ soft-core, and bus interface. The 8-way parallel sampling is achieved. The sampling rate is up to 100MS/s.

Key words: parallel sampling, NIOS, signal conditioning circuit, sampling module, trigger module, communication module

王万昭1，张鹏云1，和志强2. 基于FPGA的虚拟逻辑分析仪的设计与实现[J]. 计算机与现代化, 2014, 0(1): 211-213,218.

WANG Wan-zhao1， ZHANG Peng-yun1， HE Zhi-qiang2. Design and Implementation of Virtual Logic Analyzer Based on FPGA[J]. Computer and Modernization, 2014, 0(1): 211-213,218.

参考文献

［1］
万智萍. 基于FPGA的数据采集及传输系统的设计［J］. 计算机与现代化, 2012（5）:134-136，140.
［2］胡昆霖,李冶,左向利,等. 基于LabVIEW和FPGA的多通道虚拟逻辑分析仪的设计［J］. 电子技术应用, 2012，38（11）:91-93.
［3］史洪玮. 基于FPGA的虚拟逻辑分析仪的设计［D］. 兰州：兰州交通大学, 2011.
［4］王俊波. 虚拟逻辑分析仪的设计与实现［D］. 武汉：武汉理工大学, 2012.
［5］魏瑞芳. 基于FPGA的虚拟逻辑分析仪的设计与实现［D］. 济南：山东大学, 2012.
［6］鲜果,龚晓峰. 基于FPGA的新型虚拟逻辑分析仪的设计［J］. 电子技术应用, 2011,37（12）:87-89.
［7］钱国栋,姚旺生,付学志,等. 基于FPGA的虚拟逻辑分析仪设计［J］. 舰船电子工程, 2009，29（7）:196-200.
［8］娄志诚,张礼勇,林海军. 基于虚拟仪器技术的逻辑分析仪的研制［J］. 哈尔滨理工大学学报, 2010,15（4）:10-13，18.
［9］刘伟. 基于接口的虚拟逻辑分析仪的设计［D］. 成都：西南交通大学, 2010.
［10］肖玲俐. 基于FPGA的虚拟逻辑分析仪的研究与设计［D］. 武汉：武汉理工大学, 2010.
［11］谢维达,刘宜璟. 基于FPGA的逻辑分析仪的设计［J］. 计算机测量与控制, 2005,13（5）:506-507，510.
［12］张晓雄. 基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计［D］. 西安：西安电子科技大学, 2007.
［13］李杨,孙玉国,金鑫. 基于嵌入式逻辑分析仪的FPGA测试［J］. 仪器仪表学报, 2006，27（S3）:2372-2373.
［14］倪德克. 基于FPGA的逻辑分析仪SOPC设计［J］. 实验室研究与探索, 2012，31（1）:42-45.
［15］曾波. 在系统逻辑分析仪的电路设计与实现［D］. 成都：电子科技大学, 2012.

[1]	郝玉胜1，逯玉兰2. 基于uC/OS-II的嵌入式网络通信模块[J]. 计算机与现代化, 2014, 0(2): 142-146+153.
[2]	王红. 基于嵌入式软核Nios II的网络视频监控系统[J]. 计算机与现代化, 2011, 1(11): 97-4.
[3]	李向东;胡怀伟;郝陆军;闫新分. 基于FPGA的SOPC自定义IP核的设计[J]. 计算机与现代化, 2010, 1(8): 47-51.