摘要: 针对在设计雷达数字接收机过程中,基于查找表法的数字下变频实现占用大量的块存储资源和乘法器硬件资源的问题,提出一种高效、紧凑的CORDIC-DDC实现方案,并进行详细的性能分析。系统测试结果表明,与传统查找表方式相比,无需乘法器,且节约了大于60%的块存储资源,最大运行速度提高38%。
中图分类号:
付康. 甚高频多普勒雷达的数字前端设计[J]. 计算机与现代化, 2013, 1(9): 133-136.
FU Kang. Design of Digital Front End in VHF Doppler Radar [J]. Computer and Modernization, 2013, 1(9): 133-136.